開發(fā)基于電路板和固件的測試程序,為模擬、混合信號(hào)IC測試建立自動(dòng)測試環(huán)境。
一:主要職責(zé):(6-8個(gè)主要職責(zé)領(lǐng)域)
a.用Verilog編寫FPGA代碼,用C++編寫用戶應(yīng)用程序庫。
b.使用多種編程語言(必須是C++)開發(fā)自動(dòng)測試腳本,以滿足IC設(shè)計(jì)的要求
c.在制造過程中保持安全高效的自動(dòng)測試環(huán)境
d.PCB設(shè)計(jì)。
e.驗(yàn)證和調(diào)試測試電路。
f.準(zhǔn)備測試結(jié)果和數(shù)據(jù)分析報(bào)告。
g.為測試開發(fā)工程師撰寫文件并提供培訓(xùn)。
h.協(xié)助其他與測試相關(guān)的任務(wù),如可靠性測試和測試過程審查。
二:關(guān)鍵績效指標(biāo):(如何衡量工作中的成功?這些指標(biāo)應(yīng)與主要職責(zé)相關(guān)。)
a.按時(shí)交付高質(zhì)量的計(jì)劃,沒有任何投訴。
b.根據(jù)設(shè)計(jì)提供的DFT文件或時(shí)間表的測試指導(dǎo),離線編碼測試程序。
c.不得延誤設(shè)計(jì)測試板進(jìn)度,并與供應(yīng)商合作完成布局。
d.驗(yàn)證設(shè)計(jì)的測試電路是否滿足測試要求。
e.根據(jù)PENG的要求,生成測試報(bào)告并與其他團(tuán)隊(duì)一起審查。
f.根據(jù)計(jì)劃和時(shí)間表,支持可靠性團(tuán)隊(duì)和工藝工程師解決缺陷零件。
三:知識(shí)、技能和經(jīng)驗(yàn):(工作中完全可接受的表現(xiàn)需要什么?多年的經(jīng)驗(yàn)、特定技能/知識(shí)——技術(shù)和非技術(shù))
a.至少2年FPGA系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)開發(fā)經(jīng)驗(yàn)。
b.良好的模擬和數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)。
c.熟練掌握c/c++、Verilog。
d.在原理圖輸入和PCB布局方面有良好的經(jīng)驗(yàn)。
e.有與國際和跨職能團(tuán)隊(duì)合作的經(jīng)驗(yàn)。
f.英語書面和口頭表達(dá)是必不可少的
四:資格:(輸入完成工作通常所需的正式資格)
a.電子工程或相關(guān)專業(yè)本科以上學(xué)歷。
b.至少5年半導(dǎo)體公司集成電路測試開發(fā)工作經(jīng)驗(yàn)
c.至少2年FPGA系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)開發(fā)經(jīng)驗(yàn)。
五 關(guān)鍵關(guān)系:(實(shí)現(xiàn)工作職責(zé)所需的關(guān)鍵內(nèi)部和外部關(guān)系是什么)
a.與IC設(shè)計(jì)工程師和產(chǎn)品工程師合作。