崗位職責(zé):負(fù)責(zé)GAA/CFET器件高密度集成工藝研發(fā),完成精細(xì)圖形定義與結(jié)構(gòu)形成的關(guān)鍵工藝與集成技術(shù)開發(fā),結(jié)合DTCO技術(shù),實(shí)現(xiàn)三維器件的合理布局,在單位面積內(nèi)實(shí)現(xiàn)GAA/CFET器件的高密度集成。
崗位要求:1.具有半導(dǎo)體器件與工藝研究經(jīng)歷,熟悉先進(jìn)集成電路器件與工藝進(jìn)展;2.具有光刻和刻蝕等相關(guān)工藝經(jīng)驗(yàn)優(yōu)先;3.碩士及以上學(xué)歷。