国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

崗位職責：
1、負責硬件加速器邏輯功能仿真與實現(xiàn)；
2、負責國內(nèi)外先進體系結(jié)構(gòu)調(diào)研與研究，進行關(guān)鍵核心技術(shù)攻關(guān)；
3、負責相關(guān)學術(shù)論文研究成果的功能復現(xiàn)與優(yōu)化改建；
4、發(fā)表高水平學術(shù)論文或技術(shù)報告，推動處理器架構(gòu)、硬件加速設(shè)備、高速接口等領(lǐng)域的技術(shù)創(chuàng)新。
任職要求：
1、計算機或電子類相關(guān)專業(yè)博士研究生；
2、熟練運用 Verilog、VHDL、System Verilog 等硬件描述語言，熟練使用 Quartus、Vivado 等開發(fā)工具，以及 Modelsim、Vivado Simulator 等仿真工具，有主流 FPGA 廠商產(chǎn)品的開發(fā)經(jīng)驗，熟悉 FPGA 的架構(gòu)、資源與性能特點；
3、具備良好的邏輯設(shè)計能力，能夠根據(jù)需求進行邏輯電路的設(shè)計與優(yōu)化，熟練運用邏輯綜合、布局布線等工具，對時序約束、時序分析和優(yōu)化有深入的理解和實踐經(jīng)驗；
4、了解 CPU、GPU 等其他處理器架構(gòu)，對計算機體系結(jié)構(gòu)有一定的涉獵，掌握 OpenCL 等異構(gòu)編程框架者優(yōu)先，可實現(xiàn) FPGA 與多種處理器的高效協(xié)同工作。