我設(shè)計(jì)、驗(yàn)證、調(diào)試FPGA,
Verilog是我的交流方式,電路走向在我的腦海蔓延。
我追求嚴(yán)謹(jǐn)和精準(zhǔn),遺忘已經(jīng)變成了例外,而記憶變成了常態(tài)。
我是FPGA工程師,我喜歡我的世界。
崗位描述:
1.負(fù)責(zé)FPGA的設(shè)計(jì)、驗(yàn)證和調(diào)試以及后期產(chǎn)品化中問(wèn)題的分析,定位與解決;
2.負(fù)責(zé)常用存儲(chǔ)器件接口模塊的邏輯設(shè)計(jì),如DDR SDRAM,ASRAM,F(xiàn)IFO等;
3.負(fù)責(zé)以太網(wǎng)數(shù)據(jù)數(shù)據(jù)包的收發(fā)、分析及處理,如千兆以太網(wǎng)。
崗位要求:
1.熟悉數(shù)字電路、模擬電路,熟練掌握Verilog或VHDL等硬件描述語(yǔ)言,熟悉FPGA的基本原理、架構(gòu);
2.具有良好的團(tuán)隊(duì)精神和溝通能力,進(jìn)取心強(qiáng),有一定的抗壓能力;
3.有以太網(wǎng)接口設(shè)計(jì)、高速收發(fā)器調(diào)試經(jīng)驗(yàn)者優(yōu)先考慮。
崗位福利:
· 畢業(yè)生集訓(xùn)、管理培訓(xùn)生、一流管理者導(dǎo)師,領(lǐng)先起跑,加速個(gè)人發(fā)展
· 六險(xiǎn)一金、周末雙休、帶薪年假、興趣協(xié)會(huì),福利有溫度
· 拒絕內(nèi)卷,嚴(yán)禁形式主義加班