崗位職責(zé)
1、精通 Verilog 語(yǔ)言或VHDL,有Xilinx或Altera開發(fā)經(jīng)驗(yàn)。
2、負(fù)責(zé)FPGA邏輯代碼編寫、模塊設(shè)計(jì)及仿真
3、負(fù)責(zé) FPGA調(diào)試,資源優(yōu)化與時(shí)序優(yōu)化
4、負(fù)責(zé)編寫開發(fā)過程中的各種技術(shù)文檔
5、具有FPGA開發(fā)經(jīng)驗(yàn),有PCIe、DDR等高速接口設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先。
任職要求:
1、本科或以上學(xué)歷,計(jì)算機(jī)相關(guān)專業(yè)
2、具備良好的執(zhí)行能力和溝通、書面表達(dá)能力,有團(tuán)隊(duì)精神和較強(qiáng)的責(zé)任心
社會(huì)保險(xiǎn)
法定節(jié)假日
周末雙休
帶薪年假
傳統(tǒng)節(jié)日福利
績(jī)效獎(jiǎng)金
年終獎(jiǎng)勵(lì)
加班補(bǔ)助
全勤獎(jiǎng)
年度調(diào)薪
免費(fèi)午餐/餐補(bǔ)