技能要求:
1、3年以上FPGA研發(fā)設(shè)計(jì)工作經(jīng)驗(yàn);
2、熟悉 Altera 的 FPGA應(yīng)用,使用VHDL或Verilog語言進(jìn)行FPGA軟件設(shè)計(jì);
3、深入了解FPGA器件資源及使用方法,包括PLL、RAM、FIFO,LVDS應(yīng)用,熟悉DDR(DDR2,DD3,DD4)、ADC、DAC 、I2C、SPI、UART等接口的設(shè)計(jì)和調(diào)試;
4、熟練使用 Quartus、Altera、Xilinx、 ISE、Modelsim等相關(guān)軟件;
5、熟悉應(yīng)用高速收發(fā)器優(yōu)先;
6、懂C語言編寫,有一定模擬電路基礎(chǔ),能看懂原理圖;
7,熟悉時(shí)序約束,sdc文件的編寫優(yōu)先。
崗位職責(zé):
1、負(fù)責(zé)FPGA RTL代碼編寫及調(diào)試要求的功能電路實(shí)現(xiàn);
2、負(fù)責(zé)解決FPGA開發(fā)中的技術(shù)問題;
3、參與方案討論和技術(shù)評(píng)估。
周末雙休,上班時(shí)間:8:30-12:00,13;15-17:30
職位福利:五險(xiǎn)一金、績(jī)效獎(jiǎng)金、帶薪年假、免費(fèi)班車、員工旅游、節(jié)日福利