崗位職責(zé):
1、按流程、規(guī)范完成所承擔(dān)fpag項目的分析、設(shè)計、實現(xiàn)和驗證工作;
2、設(shè)計fpga詳細的方案以滿足產(chǎn)品和流程需求;
3、參與項目的計劃和監(jiān)控;
4、完成所承擔(dān)工作的文檔并確保及時知會所有相關(guān)人員;
5、完成直接主管分配的其他工作;
崗位要求:
1、具備較強的VHDL/Verilog語言代碼編寫、閱讀和調(diào)試能力;
2、 熟悉Xilinx和Altera公司的CPLD、FPGA等邏輯器件的使用,掌握常用功能電路與接口的實現(xiàn)方法;
3、 掌握ISE和QUARTUS等開發(fā)工具的使用;
4、有圖像采集 圖像處理的開發(fā)經(jīng)驗,有parallel、lvds等sensor接口調(diào)試經(jīng)驗,有mipi接口調(diào)試經(jīng)驗者優(yōu)先;
5、熟悉DDR2/DDR3 SDRAM,要求深入了解并優(yōu)化存儲器接口;
6、至少有3年以上完整項目經(jīng)驗,熟悉FPGA設(shè)計及仿真驗證流程,具有豐富的FPGA板級調(diào)試經(jīng)驗;
7、具有良好的理解能力及英語閱讀能力,有Xilinx ZYNQ系列項目開發(fā)經(jīng)驗者優(yōu)先考慮。
交通指引: 1)地鐵:21號線“神舟路”站,B出口,出站后筆直沿著河邊走150米第2棟樓。
2)公交站名:廣東軟件園公交站、科學(xué)大道中公交站、彩頻路公交站。
職位福利:五險一金、餐補、帶薪年假、彈性工作、員工旅游、節(jié)日福利、項目獎金