崗位職責:
1. 負責FPGA模塊需求分析、方案設計、RTL設計和仿真驗證工作。能獨立完成FPGA編碼、仿真,熟悉時序約束、時序分析及時序優(yōu)化;
2. 分析并解決開發(fā)過程中的問題,完成系統(tǒng)的聯(lián)調(diào)測試,試驗數(shù)據(jù)的分析和總結(jié);
3. 負責項目相關文檔的撰寫,包括設計文檔、接口文檔、測試文檔等;
4. 負責軟硬件協(xié)同調(diào)試工作。
任職要求:
1. 熟練使用VHDL/Verilog語言,熟練使用開發(fā)/仿真工具(vivado、ise、modelsim等),掌握常見IP原理和使用方法;
2. 3年及以上FPGA設計開發(fā)經(jīng)驗,有較好的FPGA系統(tǒng)設計能力和實際多個項目的開發(fā)經(jīng)驗,具備ZYNQ平臺開發(fā)經(jīng)驗者優(yōu)先;
3. 態(tài)度認真負責,具備良好的團隊合作和溝通協(xié)調(diào)能力。