崗位職責(zé)
1. 主導(dǎo)或參與導(dǎo)航和通信等平臺級信號處理系統(tǒng)的嵌入式軟件架構(gòu)設(shè)計(jì),完成核心器件選型、接口和數(shù)據(jù)流規(guī)劃、驅(qū)動開發(fā)及輔助進(jìn)行算法移植;
2. 負(fù)責(zé) Zynq等多核異構(gòu)平臺 BSP、驅(qū)動、DMA/中斷/時(shí)鐘系統(tǒng)調(diào)優(yōu);
3. 將 Matlab浮點(diǎn)算法轉(zhuǎn)為定點(diǎn)化 C/C++或 FPGA 實(shí)現(xiàn),滿足系統(tǒng)平臺實(shí)時(shí)性、吞吐率、功耗指標(biāo);
4. 開發(fā) PCIe、SRIO、AXI-Stream、JESD204B/C、千兆/萬兆以太網(wǎng)等高速接口的嵌入式協(xié)議棧與測試程序。
任職資格
1. 本科及以上學(xué)歷,電子、通信、信號處理、計(jì)算機(jī)、自動化等專業(yè)
2. 精通 C/C++,熟悉匯編或硬件描述語言(Verilog/VHDL)者優(yōu)先;
3. 熟悉 ARM Cortex-A/R + FPGA 異構(gòu)架構(gòu);熟悉 Linux驅(qū)動開發(fā);
4. 開發(fā)過PCIe、SRIO、AXI、JESD204、DDR4/5、萬兆以太網(wǎng) DMA 驅(qū)動者優(yōu)先;
5. 熟練使用頻譜儀、高速示波器,具備一定的硬件平臺問題排查能力優(yōu)先;
6. 具備良好英文閱讀與開發(fā)文檔的寫作能力。