崗位職責(zé)
1.高速信號仿真工作
負(fù)責(zé)控制器中的高速信號仿真,通過仿真結(jié)果指導(dǎo)產(chǎn)品開發(fā)工程師進(jìn)行設(shè)計(jì)修改,降低設(shè)計(jì)風(fēng)險(xiǎn),確保產(chǎn)品高速信號性能達(dá)到最優(yōu)。
2.PCB設(shè)計(jì)指導(dǎo)
指導(dǎo)PCB材料選型,高速接口連接器選型,疊層結(jié)構(gòu)設(shè)計(jì),制定詳細(xì)、嚴(yán)格的 layout 約束要求,為 PCB layout 工程師提供明確的設(shè)計(jì)指導(dǎo),確保在布局布線階段充分考慮高速信號完整性因素。同時(shí),參與PCB layout 評審工作,及時(shí)發(fā)現(xiàn)并解決潛在的信號完整性問題。
3.信號質(zhì)量測試與問題解析
運(yùn)用專業(yè)的 SI 測試設(shè)備,對產(chǎn)品的信號質(zhì)量進(jìn)行全面、深入的測試驗(yàn)證。針對測試過程中出現(xiàn)的信號完整性問題,迅速定位根源,并提供切實(shí)可行的解決方案,保障產(chǎn)品順利通過測試。
任職要求
一.工作經(jīng)驗(yàn)
211本科以上學(xué)歷,在高速接口設(shè)計(jì)、信號完整性領(lǐng)域擁有 3 年及以上豐富工作經(jīng)驗(yàn),具備扎實(shí)的專業(yè)知識與實(shí)踐技能。
二.專業(yè)知識技能
1.精通信號完整性及傳輸線理論,能夠熟練運(yùn)用理論知識解決實(shí)際工程問題。具備豐富的仿真設(shè)計(jì)經(jīng)驗(yàn),熟悉 IBIS 模型的創(chuàng)建與應(yīng)用,以及 PCB/Package 等參數(shù)提取方法,能夠準(zhǔn)確評估和權(quán)衡不同設(shè)計(jì)參數(shù)對信號完整性的影響。
2.熟練掌握三維電磁場、電路仿真工具,如 ANSYS HFSS、Cadence Sigrity、Keysight ADS 等,能夠運(yùn)用這些工具進(jìn)行高效、精準(zhǔn)的仿真分析。
3.熟練操作 SI 測試設(shè)備,如示波器、邏輯分析儀、網(wǎng)絡(luò)分析儀等,具備獨(dú)立完成信號質(zhì)量測試與數(shù)據(jù)分析的能力
4.具有車載控制器中高速信號的仿真經(jīng)驗(yàn),包括MIPI,LVDS,GMSL,FDD-LINK,RGMII,LPDDR,EMMC,USB,PCIE,POC電路等高速信號。
5.熟悉 PCB layout 工作流程,熟練使用 Altium Designer、Cadence Allegro 等 PCB 設(shè)計(jì)工具軟件,能夠與 layout 工程師進(jìn)行有效溝通與協(xié)作。