崗位職責(zé):
1.主導(dǎo)基于FPGA的復(fù)雜系統(tǒng)頂層架構(gòu)設(shè)計(jì)和技術(shù)選型;
2.分析系統(tǒng)需求,進(jìn)行算法性能評(píng)估與硬件可行性分析,制定FPGA與CPU/GPU/DSP的協(xié)同計(jì)算方案;
3.FPGA邏輯設(shè)計(jì)與開(kāi)發(fā);
4.系統(tǒng)集成與調(diào)試:
5. 文檔與標(biāo)準(zhǔn)化;
崗位要求:
1. 統(tǒng)招本科及以上學(xué)歷,電子工程、通信工程、微電子、計(jì)算機(jī)等相關(guān)專業(yè)。
2. 熟練使用FPGA開(kāi)發(fā)工具鏈,精通Ver*log/VHDL語(yǔ)言,掌握狀態(tài)機(jī)設(shè)計(jì)、流水線優(yōu)化、資源復(fù)用等工程技巧。
3. 接口開(kāi)發(fā)經(jīng)驗(yàn):至少具備以下兩種接口的獨(dú)立開(kāi)發(fā)經(jīng)驗(yàn):
高速SerDes(GTX/GTH、JESD204B)
存儲(chǔ)接口(DDR3/DDR4控制器、QDR)
通信協(xié)議(SRIO、PCIe、Ethernet)
熟悉相關(guān)協(xié)議標(biāo)準(zhǔn)與時(shí)序約束方法。
4. 具備FPGA時(shí)序收斂經(jīng)驗(yàn),能通過(guò)約束文件(XDC/SDC)和代碼優(yōu)化解決時(shí)序違例問(wèn)題。熟悉邏輯資源(LUT/BRAM/DSP)利用率分析與功耗評(píng)估。
優(yōu)先條件:
o 有高速數(shù)據(jù)采集、通信系統(tǒng)、雷達(dá)信號(hào)處理等領(lǐng)域的FPGA開(kāi)發(fā)經(jīng)驗(yàn)。
o 熟悉Tcl腳本編寫或IP核定制化開(kāi)發(fā)。
o 了解部分可重配置(Partial Reconfiguration)或HLS(高層次綜合)技術(shù)。
其他要求:
o 具備良好的問(wèn)題定位與調(diào)試能力,能熟練使用邏輯分析儀、示波器等工具。
o 工作嚴(yán)謹(jǐn),具備團(tuán)隊(duì)協(xié)作意識(shí),能承擔(dān)一定強(qiáng)度的技術(shù)攻關(guān)任務(wù)。