任職要求:
1. 碩士及以上學(xué)歷,電子信息工程、通信工程、雷達(dá)信號(hào)處理、計(jì)算機(jī)架構(gòu)等相關(guān)專業(yè) ,接受應(yīng)屆生;
2. 5年以上雷達(dá)、通信、電子戰(zhàn)或類似復(fù)雜信號(hào)處理系統(tǒng)的開發(fā)經(jīng)驗(yàn),其中至少3年擔(dān)任系統(tǒng)架構(gòu)師或技術(shù)負(fù)責(zé)人角色,也接受具有相關(guān)課題開發(fā)成果的優(yōu)秀應(yīng)屆碩士、博士畢業(yè)生;
3. 具有豐富的VPX/CPCI等軍用或高可靠性硬件平臺(tái)開發(fā)經(jīng)驗(yàn),擁有XilinxFPGA項(xiàng)目經(jīng)驗(yàn),熟悉其開發(fā)工具鏈;
4. 熟悉高速數(shù)據(jù)轉(zhuǎn)換器與頻綜的接口設(shè)計(jì)(如JESD204B);
5. 精通PCIe、SRIO、萬兆網(wǎng)等高速串行總線協(xié)議及其應(yīng)用。
崗位職責(zé):
1. 主導(dǎo)雷達(dá)系統(tǒng)全信號(hào)鏈架的總體方案設(shè)計(jì)、技術(shù)指標(biāo)分解和關(guān)鍵技術(shù)論證。
2. 負(fù)責(zé)雷達(dá)系統(tǒng)全鏈路架構(gòu)設(shè)計(jì),定義從波形產(chǎn)生、頻率合成、信號(hào)接收、到實(shí)時(shí)信號(hào)處理、目標(biāo)模擬器等的整體方案和技術(shù)指標(biāo)。
3. 設(shè)計(jì)基于VPX/OpenVPX標(biāo)準(zhǔn)的系統(tǒng)架構(gòu),制定板卡互聯(lián)(如PCIe, RapidIO)和系統(tǒng)同步方案。
4. 規(guī)劃異構(gòu)計(jì)算平臺(tái)(如FPGA+DSP, FPGA+GPU)的任務(wù)分配、數(shù)據(jù)流和處理鏈,確保系統(tǒng)性能、延遲和吞吐量最優(yōu)。