年齡30歲以下,要有WAT測試,CP測試,探針臺其中之一工作經(jīng)歷。
大專以上學歷,本科學歷有限,電子信息技術(shù)等相關(guān)的理工科專業(yè)
1、WAT測試(Wafer Acceptance Test,晶圓接受測試)是半導體制造中的關(guān)鍵電性檢測環(huán)節(jié),用于評估晶圓工藝質(zhì)量和穩(wěn)定性,確保產(chǎn)品符合設(shè)計要求。
核心目的
監(jiān)控工藝穩(wěn)定性:通過測試晶圓上特定結(jié)構(gòu)(如測試鍵,Test Key)的電性參數(shù)(如電阻、電容、擊穿電壓等),驗證光刻、摻雜、金屬化等工藝是否符合設(shè)計要求。
篩選異常晶圓:若某片晶圓的WAT測試結(jié)果偏離工藝窗口(如線寬過窄導致電阻異常升高),則判定為不合格,需排查工藝問題(如光刻機對位偏差)。
為CP測試提供參考:WAT結(jié)果可預判晶圓整體良率,指導后續(xù)CP測試的抽樣策略或測試程序調(diào)整。
測試內(nèi)容
主要針對晶圓上的測試結(jié)構(gòu)(非實際芯片Die),
常見參數(shù)包括:
金屬互連層的線電阻(Sheet Resistance)、接觸孔電(Contact Resistance);晶體管的閾值電壓(Vt)、飽和電流(Idsat)、漏電流(Ioff);氧化層的擊穿電壓(BV)、電容(Cox)等。
2、CP測試(Circuit Probing/Chip Probing),又稱晶圓測試或中測,是半導體制造中晶圓完成加工后、封裝前對每個裸芯片(Die)進行電氣性能驗證的核心環(huán)節(jié)。 屬于后道封裝測試的第一站(封裝前)。其核心是通過探針卡連接測試機與芯片Pad,模擬芯片工作環(huán)境,驗證其是否滿足設(shè)計規(guī)格。
核心目的
篩選不良Die:標記功能/參數(shù)不合格的Die(如邏輯錯誤、存儲讀寫失敗),避免進入封裝階段浪費成本(封裝成本可能占芯片總成本的30%-50%);
驗證設(shè)計與制造一致性:確保芯片在裸Die狀態(tài)下的性能(如時序、功耗)符合設(shè)計預期;
優(yōu)化良率分析:通過Die級測試數(shù)據(jù)(如區(qū)域性良率分布),反推前道工藝問題(如光刻掩膜版缺陷導致局部Die失效)。
薪資福利待遇:
1. 薪酬面議: 底薪+加班費+各項津貼 待遇豐厚
2. 餐補60元/天,交通補貼400元/月,夜班津貼,無塵車間津貼,節(jié)假日各種福利;
3. 入職五險一金(附加商業(yè)險),13薪,免費住宿;
上班在 沙坪壩西永