国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

更新于 10月21日

FPGA工程師

1.5-2萬·14薪
  • 北京海淀區(qū)
  • 經(jīng)驗(yàn)不限
  • 本科
  • 全職
  • 招2人

職位描述

C++Verilog嵌入式硬件開發(fā)
1、根據(jù)算法描述針對不同F(xiàn)PGA平臺編寫對應(yīng)的Verilog代碼
2、完成Verilog代碼在不同平臺的適配和封裝工作
3、對Verilog代碼模塊進(jìn)行仿真驗(yàn)證
4、將Verilog代碼模塊放入不同硬件平臺的工程中,編寫測試樣例,并在硬件上進(jìn)行實(shí)測,獲取模塊測試數(shù)據(jù)
5、解答客戶關(guān)于FPGA和公司產(chǎn)品相關(guān)問題,并協(xié)助客戶進(jìn)行開發(fā)工作
任職要求:
1、熟悉Verilog語言,能夠編寫RTL級代碼和仿真測試代碼
2、熟悉FPGA硬件架構(gòu),具有多平臺FPGA開發(fā)經(jīng)驗(yàn)
3、熟悉Verilog仿真操作,能夠熟練使用Modelsim軟件
4、具有C/C++開發(fā)能力,能夠熟練編寫和調(diào)試C/C++代碼
5、熟悉計算機(jī)硬件結(jié)構(gòu)和常規(guī)硬件設(shè)備、板卡的使用方法
6、具備5年以上的FPGA開發(fā)經(jīng)驗(yàn)
7、具有硬件設(shè)計能力者優(yōu)先,有圖像處理、算法設(shè)計、AI應(yīng)用經(jīng)驗(yàn)者優(yōu)先

工作地點(diǎn)

北京海淀區(qū)云計算創(chuàng)新中心10號院東區(qū)1號樓二層

職位發(fā)布者

周麗燕/人事經(jīng)理

三日內(nèi)活躍
立即溝通
公司Logo中芯未來(北京)科技有限公司
中芯未來(北京)科技有限公司,成立于2013年。著重面向軍工、智能等領(lǐng)域進(jìn)行前沿技術(shù)和核心技術(shù)的設(shè)計和開發(fā),主要從事于機(jī)器學(xué)習(xí)、信息安全、區(qū)塊鏈應(yīng)用等方面技術(shù)研究,致力于通過自主設(shè)計的核心智能算法面向多場景提供軟硬件解決方案,已研發(fā)多款定制專用產(chǎn)品原型。
公司主頁