国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

更新于 10月30日

FPGA開(kāi)發(fā)工程師

2-4萬(wàn)
  • 北京海淀區(qū)
  • 3-5年
  • 本科
  • 全職
  • 招1人

職位描述

Verilog HDL雷達(dá)信號(hào)處理XILINX高速ADC DAC
崗位內(nèi)容:
1. 設(shè)計(jì)數(shù)字信號(hào)處理電路和FPGA原型。
2. 編寫(xiě)Verilog HDL代碼,進(jìn)行模擬仿真、綜合和布局布線。
3. 完成FPGA驗(yàn)證測(cè)試,并發(fā)現(xiàn)并解決設(shè)計(jì)問(wèn)題。
4. 實(shí)現(xiàn)FPGA設(shè)計(jì)規(guī)格書(shū),包括架構(gòu)、設(shè)計(jì)、實(shí)現(xiàn)和驗(yàn)證。
任職要求:
1. 精通數(shù)字電路設(shè)計(jì)和FPGA設(shè)計(jì)流程。
2. 具有豐富的HDL編程經(jīng)驗(yàn),熟練使用Verilog HDL語(yǔ)言。
3. 對(duì)數(shù)字信號(hào)處理,具有高速adc dac使用經(jīng)歷,jesd204b srio pcie等接口開(kāi)發(fā)經(jīng)驗(yàn),使用Xilinx 大型FPGA邏輯開(kāi)發(fā)接口經(jīng)驗(yàn)。
4. 能夠看懂原理圖;
熟悉EDA工具鏈,如Vivado等。
5. 有良好的溝通、團(tuán)隊(duì)協(xié)作能力和問(wèn)題解決技巧。
6. 本科及以上學(xué)歷,專(zhuān)業(yè)是電子、通信、計(jì)算機(jī)或相關(guān)領(lǐng)域。

工作地點(diǎn)

北京市海淀區(qū)西四環(huán)北路158號(hào)

職位發(fā)布者

王先生/總經(jīng)理

昨日活躍
立即溝通
公司Logo北京秦弩科技有限責(zé)任公司
公司主頁(yè)