崗位職責:
1.負責FPGA邏輯的總體設計及詳細設計,編寫FPGA設計文檔、測試文檔等;
2.負責搭建FPGA邏輯開發(fā)的軟件環(huán)境及仿真平臺,F(xiàn)PGA邏輯的仿真和調試;
3.負責FPGA的板上調試,協(xié)助完成系統(tǒng)集成測試;
4.負責FPGA邏輯開發(fā)過程的設計、測試等文檔的編寫。
任職要求:
1. 電子信息工程、通信工程、物理學與電子工程等相關專業(yè),本科及以上學歷;
2.熟悉 VerilogHDL或VHDL硬件描述語言;
3. 具備Xilinx、Altera等公司的產品開發(fā)環(huán)境,熟悉相關開發(fā)、仿真、綜合流程;
4. 具有數(shù)字濾波、高速ADC開發(fā)經驗優(yōu)先;
5.了解半導體探測器并具備相關產品應用經驗者優(yōu)先;
6. 較強的責任感,工作積極主動,具備良好的團隊協(xié)作精神;
7.較強的溝通能力和學習能力。
公司與棗莊市創(chuàng)新研究院簽署有人才共引共用協(xié)議,條件符合及工作能力者,可享受創(chuàng)新研究院事業(yè)編制身份。
根據棗莊市人才補貼政策,與我司簽訂3年以上勞動合同并繳納社會保險者,基于補貼連續(xù)發(fā)放3年,其中博士畢業(yè)生(≤45歲)5000元/月,碩士畢業(yè)生(≤35歲)2000元/月,本科畢業(yè)生(擇業(yè)期內)1000元/月。享受購買首套住房補貼:博士畢業(yè)生20萬元,碩士畢業(yè)生(畢業(yè)五年內)5萬元,本科畢業(yè)生(畢業(yè)5年內)2萬元。
職位福利:五險一金、加班補助、周末雙休、節(jié)日福利
職位亮點:條件符合工作能力優(yōu)秀者,可享受事業(yè)編制