1、大學本科及以上學歷,數(shù)字電路設計相關專業(yè)畢業(yè)或有通信基帶相關從業(yè)經(jīng)驗,具有扎實的數(shù)字電路和模擬電路理論基礎;
2、精通數(shù)字電路設計,有過FPGA開發(fā)經(jīng)驗的優(yōu)先;
3、熟悉vivado等仿真調(diào)試軟件,善于調(diào)試硬件電路與查找問題;
4、負責原理圖設計,板卡調(diào)試,負責硬件研發(fā)穿透式責任;
5、熟悉基于FPGA的數(shù)字預處理軟件設計,需要用VHDL,verilog編寫底層驅(qū)動代碼,了解常用接口的驅(qū)動設計;
6、有高速ADC及DAC開發(fā)經(jīng)驗者優(yōu)先
7.性格開朗,思路清晰,表達清晰,善于技術交流,具備良好的文檔習慣。
福利待遇:
五險一金;帶薪休假;周期性團建
上班時間:
8:30至17:30