關(guān)鍵工作內(nèi)容
1、完成封裝方案與基板設(shè)計(jì)?:負(fù)責(zé)系統(tǒng)封裝方案的可行性評(píng)估,為產(chǎn)品提供有競(jìng)爭(zhēng)力的封裝方案;
2、參與新產(chǎn)品研發(fā),完成SIP基板的布局、布線(xiàn)設(shè)計(jì),并進(jìn)行SI(信號(hào)完整性)、PI(電源完整性)、EMI(電磁干擾)和應(yīng)力仿真,輸出仿真報(bào)告;
?3、技術(shù)導(dǎo)入與問(wèn)題解決?,負(fù)責(zé)產(chǎn)品的前期導(dǎo)入技術(shù)確認(rèn),對(duì)接SIP代工廠進(jìn)行技術(shù)溝通,處理開(kāi)發(fā)及量產(chǎn)階段的技術(shù)問(wèn)題;
?4、全周期研發(fā)管理?,完成基于系統(tǒng)分解的SIP開(kāi)發(fā)需求,外協(xié)管理。
任職要求
1. 本科及以上,電子信息,自動(dòng)化,微電子,半導(dǎo)體等專(zhuān)業(yè);
2. 5年以上先進(jìn)封裝設(shè)計(jì)開(kāi)發(fā)工作經(jīng)驗(yàn);
3. 熟悉先進(jìn)SIP工藝流程與封裝設(shè)備,具有豐富的先進(jìn)封裝設(shè)計(jì)開(kāi)發(fā)經(jīng)驗(yàn);
4. 5年以上先進(jìn)SIP基板或封裝基板layout設(shè)計(jì)經(jīng)驗(yàn),封裝形式為WireBonding/Flip Chip形式的BGA、CSP
等。具有有SI/PI/EMI仿真經(jīng)驗(yàn)優(yōu)先;
5. 熟練掌握一種及以上仿真工具軟件,熟練使用相關(guān)的EDA設(shè)計(jì)工具,熟悉封裝設(shè)計(jì)工具,熟悉信號(hào)完整性
和電、熱、應(yīng)力仿真;
6. 具備良好的溝通能力、團(tuán)隊(duì)意識(shí)和敬業(yè)精神,做事沉穩(wěn)有耐心,對(duì)技術(shù)有追求。