国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

崗位職責(zé):
1、溝通產(chǎn)品需求，制定FPGA設(shè)計(jì)方案，實(shí)現(xiàn)產(chǎn)品的功能。
2、負(fù)責(zé)FPGA方案的選型，軟件資源、性能的前期評(píng)估。
3、負(fù)責(zé)FPGA外設(shè)器件模塊的驅(qū)動(dòng)開發(fā)。
4、負(fù)責(zé)圖像算法的FPGA實(shí)現(xiàn)和驗(yàn)證。
5、負(fù)責(zé)產(chǎn)品的FPGA開發(fā)和維護(hù)，解決研發(fā)、測(cè)試、生產(chǎn)過程中遇到的問題 。
6、撰寫產(chǎn)品軟件研制過程中的任務(wù)需求分析、軟件設(shè)計(jì)報(bào)告、自測(cè)文檔等文件。
7、完成領(lǐng)導(dǎo)安排的其它工作。
能力要求:
1、本科及以上學(xué)歷，電子工程、計(jì)算機(jī)科學(xué)、通信工程、自動(dòng)化等相關(guān)專業(yè)。1年以上工作經(jīng)驗(yàn)。
2、熟悉FPGA的開發(fā)流程并熟練使用Xilinx、Altera等開發(fā)環(huán)境的至少一種。熟悉GIT、SVN等代碼管理工具。
3、精通Verilog/VHDL/System Verilog中的至少一種語言。
4、熟悉時(shí)序約束、時(shí)序分析和時(shí)序優(yōu)化的方法。
5、熟悉UART，I2C，SPI、DDR等接口。
6、熟悉圖像處理的流程，熟悉圖像濾波、增強(qiáng)等圖像算法優(yōu)先。
7、溝通表達(dá)能力良好，具有一定的溝通和團(tuán)隊(duì)精神，具備項(xiàng)目或功能模塊的獨(dú)立開發(fā)經(jīng)驗(yàn)。
8、愿意學(xué)習(xí)和了解產(chǎn)品，有責(zé)任心，可以按時(shí)完成項(xiàng)目分配的任務(wù)。