崗位職責(zé):
1.負(fù)責(zé)通信產(chǎn)品數(shù)字信號處理相關(guān)波形算法的開發(fā)；
2.負(fù)責(zé)產(chǎn)品FPGA的數(shù)據(jù)、時(shí)鐘處理，通信協(xié)議開發(fā)，功能仿真、驗(yàn)證及優(yōu)化。
3.與硬件溝通協(xié)調(diào)以及聯(lián)調(diào)，確保項(xiàng)目的順利進(jìn)行和按時(shí)完成。
4.建立、健全FPGA產(chǎn)品標(biāo)準(zhǔn)化功能模塊。
任職要求：
1.精通Verilog或者VHDL語言，具備良好的編程能力和邏輯思維，能夠獨(dú)立完成編碼，仿真和時(shí)序分析。
2.熟悉Vivado的開發(fā)工具和流程，熟練掌握邏輯綜合、時(shí)序約束及調(diào)試方法。
3.具有數(shù)字信號處理基礎(chǔ)，熟悉濾波器、FFT等算法硬件實(shí)現(xiàn)。
4.具備低速接口（UART/I2C/SPI等）及高速接口（PCIe/MIPI/CAN/DDR等）開發(fā)經(jīng)驗(yàn)。
5.熟悉MATLAB軟件的使用，根據(jù)需求編寫對應(yīng)算法代碼的能力。
6.良好的團(tuán)隊(duì)合作精神和溝通能力。
7.加分項(xiàng)（任一項(xiàng)）：
具有超短波電臺AM/FM等波形開發(fā)經(jīng)驗(yàn)；
具有ADS-B、ATC應(yīng)答機(jī)波形開發(fā)經(jīng)驗(yàn)。
工作地點(diǎn)：北京，天津均可