工作職責(zé)
1、參與基于FPGA的時間敏感網(wǎng)絡(luò)（TSN）相關(guān)功能模塊的設(shè)計與開發(fā)；
2、負責(zé)TSN協(xié)議棧在FPGA平臺上的實現(xiàn)與優(yōu)化，包括但不限于時間同步、流量整形、隊列調(diào)度等；
3、編寫RTL代碼，完成模塊設(shè)計、仿真、綜合、時序分析及驗證；與硬件工程師協(xié)作完成FPGA與外圍電路的聯(lián)調(diào)；
4、編寫相關(guān)技術(shù)文檔，參與系統(tǒng)集成與測試；
5、跟蹤TSN技術(shù)發(fā)展，研究行業(yè)標(biāo)準(zhǔn)（如IEEE 802.1系列）并推動技術(shù)落地。
任職資格
1、本科及以上學(xué)歷，電子工程、通信工程、自動化、計算機等相關(guān)專業(yè)；
2、熟悉Xilinx或Intel（Altera）FPGA開發(fā)流程，掌握Vivado、Quartus等開發(fā)工具； 3、精通Verilog/VHDL語言，具備扎實的RTL設(shè)計與仿真能力；
4、熟悉TSN相關(guān)協(xié)議標(biāo)準(zhǔn)（如IEEE 802.1AS、IEEE
802.1Qbv、IEEE
802.1Qci等）者優(yōu)先；
5、有FPGA實現(xiàn)TSN功能模塊經(jīng)驗者優(yōu)先，如時間戳處理、流量調(diào)度器、門控機制等；
6、熟悉以太網(wǎng)通信協(xié)議（如MAC層、PHY層）、TCP/IP協(xié)議棧者優(yōu)先； 具備良好的團隊協(xié)作能力、溝通能力與文檔編寫能力；
7、有較強的學(xué)習(xí)能力和問題解決能力，能夠獨立完成模塊開發(fā)與調(diào)試。
加分項： 有工業(yè)自動化、車載通信、智能電網(wǎng)等相關(guān)項目經(jīng)驗； 熟悉嵌入式系統(tǒng)開發(fā)（如Zynq、UltraScale+ MPSoC）； 掌握SystemVerilog、UVM等驗證語言與框架； 有FPGA時序優(yōu)化、資源優(yōu)化經(jīng)驗； 熟悉高速接口（如SerDes、PCIe、Ethernet）開發(fā)與調(diào)試。