負(fù)責(zé)關(guān)鍵模擬電路/IC模塊的設(shè)計(jì)開(kāi)發(fā)與驗(yàn)證。要求扎實(shí)的理論基礎(chǔ)、豐富的實(shí)踐經(jīng)驗(yàn)和解決復(fù)雜技術(shù)難題的能力,推動(dòng)核心產(chǎn)品性能提升與技術(shù)創(chuàng)新。
-
教育背景:
-
微電子、電子工程、通信工程、集成電路設(shè)計(jì)等相關(guān)專(zhuān)業(yè)本科及以上學(xué)歷(碩士或博士?jī)?yōu)先)。
-
工作經(jīng)驗(yàn):
-
本科:10年以上模擬電路設(shè)計(jì)相關(guān)研發(fā)工作經(jīng)驗(yàn)。
-
碩士:5年以上模擬電路設(shè)計(jì)相關(guān)研發(fā)工作經(jīng)驗(yàn)。
-
博士:應(yīng)屆或3年以上相關(guān)經(jīng)驗(yàn)(視具體項(xiàng)目深度)。
-
專(zhuān)業(yè)技能(必備):
-
扎實(shí)理論基礎(chǔ): 深刻理解模擬電路核心知識(shí)(半導(dǎo)體物理、器件模型、反饋理論、噪聲分析、穩(wěn)定性分析、頻率響應(yīng)等)。
-
電路設(shè)計(jì)能力: 熟練掌握至少一種主流模擬電路模塊(如運(yùn)放、帶隙基準(zhǔn)、LDO、ADC/DAC、PLL等)的設(shè)計(jì)流程和方法。
-
EDA工具精通: 熟練掌握Cadence Virtuoso ADE (GXL/XL) 或類(lèi)似設(shè)計(jì)環(huán)境,精通Spectre/HSPICE等仿真工具。
-
仿真分析能力: 熟練進(jìn)行各種仿真分析并能準(zhǔn)確解讀結(jié)果。
-
版圖理解: 理解版圖設(shè)計(jì)基礎(chǔ)、匹配原則、寄生效應(yīng)及其對(duì)電路性能的影響。
-
測(cè)試基礎(chǔ): 了解芯片測(cè)試原理和方法,能使用基本測(cè)試儀器(示波器、信號(hào)源、萬(wàn)用表、頻譜儀等)。
-
問(wèn)題解決能力: 優(yōu)秀的分析、調(diào)試和解決復(fù)雜技術(shù)問(wèn)題的能力。
-
專(zhuān)業(yè)技能(優(yōu)先):
-
特定方向經(jīng)驗(yàn):如高速接口(SerDes)、高精度ADC/DAC、射頻前端、功率管理IC、傳感器接口電路等設(shè)計(jì)經(jīng)驗(yàn)。
-
特定工藝經(jīng)驗(yàn):如深亞微米CMOS、BCD、SOI、GaN/SiC等。
-
版圖設(shè)計(jì)經(jīng)驗(yàn)或與版圖工程師緊密合作的經(jīng)驗(yàn)。
-
芯片測(cè)試和特性化經(jīng)驗(yàn)。
-
MATLAB/Python/C等腳本語(yǔ)言能力,用于數(shù)據(jù)分析和自動(dòng)化。
-
混合信號(hào)設(shè)計(jì)經(jīng)驗(yàn)(了解數(shù)字接口和時(shí)序)。