国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

主要從事智能電能表，集中器，配電終端校驗裝置的硬件設計和開發(fā)工作。 1. 根據(jù)研發(fā)部或項目組的安排，按計劃合理安排和執(zhí)行自己的工作任務； 2. 參與或負責整體項目設計方案的制定或根據(jù)分配模塊的功能獨立完成，器件選型，原理圖設計以及PCB的繪制，樣機焊接調試自測等全硬件開發(fā)流程； 3. 負責項目整體或部分硬件設計說明和其他文檔的編寫工作； 4. 能夠根據(jù)設計任務書提出的功能，獨立完成硬件設計需求分析，原理圖規(guī)劃設計，PCB設計，打樣，焊接，調試等工作； 5. 具有清晰的思路，采用正確的方法，能夠快速定位硬件故障，并提出行之有效的解決措施，完善設計缺陷； 6. 參與設計標準解讀、設計評審、原理圖和PCB審查、文檔編寫、需求整理等工作； 指導生產(chǎn)人員進行產(chǎn)品調試，并負責調試規(guī)程的編寫，接線圖的繪制；并指導售后服務人員進行故障排查。 任職要求： 1. 具有5年以上硬件設計經(jīng)驗； 2. 精通一種以上硬件設計工具例如：Altium Designer,candence等； 3. 能熟練借助NI Multisim等常用電路仿真進行電路仿真，分析硬件問題； 4. 熟練掌握模擬電路的基礎知識，能根據(jù)需求搭建模擬信號處理電路； 5. 熟練應用常用ST系列及國產(chǎn)系列例如：國民技術等MCU搭建數(shù)字信號處理系統(tǒng)； 6. 具備一定的EMC，EMI設計分析能力； 7. 能熟練應用熟練運用萬用表、示波器、頻譜儀、信號源等調試和測試設備; 8. 具備FPGA，CPLD等高速信號處理電路設計經(jīng)驗者優(yōu)先； 具備Verilog VHDL三年以上開發(fā)經(jīng)驗者優(yōu)先。