主要職責(zé):
1、負(fù)責(zé)總體方案中FPGA部分的方案設(shè)計(jì),自行進(jìn)行算法仿真或根據(jù)系統(tǒng)仿真算法進(jìn)行FPGA實(shí)現(xiàn);
2、負(fù)責(zé)產(chǎn)品聯(lián)試和系統(tǒng)聯(lián)試工作
3、負(fù)責(zé)產(chǎn)品設(shè)計(jì)文檔和相關(guān)技術(shù)資料編制工作
4、負(fù)責(zé)產(chǎn)品的技術(shù)維護(hù)和升級(jí)
任職要求:
1、本科及以上學(xué)歷,電子工程、通信工程、自動(dòng)化等相關(guān)專業(yè)。
2、熟練掌握Verilog/VHDL硬件開發(fā)語言;熟悉XILINX或ALTERA 等主流器件架構(gòu)和特性,能夠使用大規(guī)模邏輯設(shè)計(jì)相關(guān)開發(fā)工具,具備系統(tǒng)驗(yàn)證和系統(tǒng)調(diào)試能力,具有PCIE、DDR、SRIO、RapidIO等高速接口設(shè)計(jì)開發(fā)、調(diào)試經(jīng)驗(yàn)者優(yōu)先;
3、具備獨(dú)立承擔(dān)中小型項(xiàng)目或大型項(xiàng)目模塊硬件開發(fā)的經(jīng)歷,具備一定FPGA軟件開發(fā)或需求設(shè)計(jì)的經(jīng)驗(yàn)。具有雷達(dá)測(cè)距算法開發(fā)經(jīng)驗(yàn)者優(yōu)先。