位職責(zé):
負(fù)責(zé)芯片數(shù)字功能仿真及時(shí)序仿真，參與IP/SOCICPU層級(jí)驗(yàn)證方案制定、驗(yàn)證平臺(tái)搭建及測(cè)試用例開(kāi)發(fā)。
開(kāi)展驗(yàn)證覆蓋率分析與收斂工作，構(gòu)造各類測(cè)試場(chǎng)景，保障芯片驗(yàn)證完整性與可靠性。
參與后仿真環(huán)節(jié)，負(fù)責(zé)SDF反標(biāo)、時(shí)序分析及CDC驗(yàn)證，確保芯片布局布線后時(shí)序合規(guī)。
配合團(tuán)隊(duì)完成芯片驗(yàn)證相關(guān)文檔的撰寫(xiě)與維護(hù)。
任職要求:
-核心要求:精通Verilog硬件描述語(yǔ)言;設(shè)計(jì)轉(zhuǎn)驗(yàn)證候選人需深耕Verilog應(yīng)用，且必須掌握C語(yǔ)言或SystemVerilog(SV)中
的至少一種，具備跨語(yǔ)言協(xié)同能力。
技能拓展:熟練駕馭SystemVerilog/UVM，有UVM驗(yàn)證平臺(tái)搭建實(shí)戰(zhàn)經(jīng)驗(yàn)者予以優(yōu)先考量;無(wú)UVM經(jīng)驗(yàn)者，需扎實(shí)掌握Veri
og+C/SV組合技能，能獨(dú)立支撐基礎(chǔ)驗(yàn)證工作。
實(shí)操能力:具備數(shù)字功能仿真、時(shí)序仿真相關(guān)實(shí)戰(zhàn)經(jīng)驗(yàn)，能精準(zhǔn)掌握前仿真(功能驗(yàn)證)、后仿真(時(shí)序驗(yàn)證)的核心流
程、關(guān)鍵差異及落地要點(diǎn)，保障驗(yàn)證工作高效推進(jìn)。
了解芯片流片基本流程，明確驗(yàn)證環(huán)節(jié)在芯片設(shè)計(jì)中的核心作用