国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

1.搭建面向復(fù)雜IP、芯片子系統(tǒng)、SoC系統(tǒng)的驗(yàn)證環(huán)境；
2.開(kāi)發(fā)設(shè)計(jì)驗(yàn)證模型BFM，編寫隨機(jī)/定向測(cè)試用例，負(fù)責(zé)基于FPGA的驗(yàn)證，與架構(gòu)師、設(shè)計(jì)工程師及后端人員合作完成全流程芯片驗(yàn)證，協(xié)助制定IP模塊級(jí)、SoC系統(tǒng)級(jí)驗(yàn)證計(jì)劃。

崗位要求：

1.精通Verilog硬件語(yǔ)言、System Verilog語(yǔ)言、shell腳本語(yǔ)言、Linux操作系統(tǒng)，熟悉計(jì)算機(jī)體系結(jié)構(gòu)基礎(chǔ)知識(shí)；
2.應(yīng)屆博士或有相關(guān)工作經(jīng)驗(yàn)博士即可，專業(yè)最好是計(jì)算機(jī)科學(xué)與技術(shù)/電子科學(xué)與技術(shù)/集成電路設(shè)計(jì)與集成系統(tǒng)/微電子學(xué)/電子信息/計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)。