国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

參與芯片或數(shù)字IP模塊的前端設(shè)計工作，負責RTL集成、驗證及綜合支持，協(xié)助團隊完成高性能、低功耗芯片開發(fā)目標。
崗位職責：
1. 根據(jù)設(shè)計spec完成數(shù)字模塊設(shè)計與集成，配合資深工程師優(yōu)化設(shè)計。
2. 編寫測試用例，完成模塊級功能仿真，配合完成邏輯綜合與時序分析。
3. 編寫、維護設(shè)計文檔，參與跨團隊技術(shù)討論。
4. 完成Lint/CDC流程。
任職要求：
1.電子/微電子/計算機相關(guān)專業(yè)碩士及以上學歷，2年以上數(shù)字前端設(shè)計經(jīng)驗。
2.熟練使用Verilog/SystemVerilog進行RTL設(shè)計，了解可綜合編碼規(guī)范；熟悉ASIC基礎(chǔ)流程，仿真、綜合、時序約束；能使用Python/Perl/TCL編寫基礎(chǔ)自動化腳本，。
4. 掌握CPU，總線或常用接口協(xié)議，有FPGA原型驗證經(jīng)驗優(yōu)先。