備注:包住宿,入職簽訂實習(xí)協(xié)議;上班時間朝九晚六、周末雙休,本科150元/天,碩士180/天。
崗位職責:
1. 基于已有的平板探測器,在FPGA工程師指導(dǎo)下完成對底層芯片特色功能的驗證;
2. 在FPGA工程師指導(dǎo)下基于matlab完成數(shù)據(jù)處理及分析工作;
3. 根據(jù)項目需要由部門領(lǐng)導(dǎo)安排的其它工作;
4. 也可以指導(dǎo)本人感興趣+公司可能使用到的技術(shù)。
任職要求:
1. 本科及以上學(xué)歷;
2. 每周可出席4-5天,實習(xí)周期4個月以上;
3. 熟練掌握Verilog或VHDL語言;
4. 善于溝通、積極主動、有一定學(xué)習(xí)激情及責任心;
5. 電子或工科相關(guān)專業(yè)優(yōu)先,使用過Vivado軟件優(yōu)先,有實際項目經(jīng)驗的同學(xué)優(yōu)先,有matlab數(shù)據(jù)處理經(jīng)驗優(yōu)先。
(創(chuàng)新想法主要基于TI AFE2256手冊,研究方向面向降低噪聲、提升速度、特殊應(yīng)用這3個維度)