崗位職責(zé):
1、協(xié)助制定測試計劃,編寫測試激勵、生成測試數(shù)據(jù)、編寫完成測試工作的相關(guān)文檔(進(jìn)行FPGA軟件功能仿真、時序仿真、靜態(tài)時序分析、規(guī)則檢查、邏輯等效性檢查);
2、熟練使用MATLAB工具。使用Verilog/VHDL、Tcl搭建測試環(huán)境,編寫測試用例并執(zhí)行測試用例,提交測試報告;
3、跟蹤bug狀態(tài),執(zhí)行回歸測試。
任職資格:
1、具有良好的電路基礎(chǔ),能夠讀懂電路圖;
2、熟悉System Verilog、 Verilog/VHDL、Tcl等語言 熟練使用UVM環(huán)境進(jìn)行測試;
3、本科及以上學(xué)歷,集成電路/電子/通訊/計算機(jī)/自動化控制相關(guān)專業(yè);
4、具有良好的溝通能力,團(tuán)隊協(xié)作能力,對待事情認(rèn)真負(fù)責(zé)專注;
5、深入理解基于FPGA技術(shù)產(chǎn)品生命周期及開發(fā)流程,熟練掌握VHDL/Verilog HDL語言的RTL編碼、邏輯綜合和靜態(tài)時序分析等技能;
職位福利:節(jié)日福利、周末雙休、五險一金、每年多次調(diào)薪、餐補(bǔ)、績效獎金、年底雙薪、補(bǔ)充醫(yī)療保險