工作內(nèi)容：
負責芯片驗證相關工作，負責verilog代碼的檢查等（利用腳本/測試工具）

崗位要求：
1.熟練掌握verilog/system Verilog/C/C++；有verilog較好的編程能力（有數(shù)字芯片驗證或設計相關項目經(jīng)驗）
2.熟悉腳本語言Python或Perl等；
3.有CDC跨時鐘域相關經(jīng)驗（有時序仿真，跨時鐘域問題處理經(jīng)驗）加分
4.具備驗證相關工作經(jīng)驗優(yōu)先
5.2025年本科畢業(yè)，英語讀寫良好，CET-4加分

面試流程：
完成一份筆試題后約面（線上面試）-面試通過后發(fā)出Offer--要求能盡快入職！