国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

更新于 今天

【工作地:西安】FPGA設計

1.3-2.6萬
  • 咸陽秦都區(qū)
  • 1-3年
  • 本科
  • 全職
  • 招1人

職位描述

Verilog HDLRTL設計電子/半導體/集成電路
崗位要求
a.專業(yè)知識:
a)熟練使用office、WPS等辦公軟件;
b)熟悉SoC芯片設計流程;
c)掌握相關編程語言(如Verilog、VHDL、SystemVerilog);
d)熟練使用EDA工具;
e)掌握狀態(tài)機提取以及到代碼的轉(zhuǎn)換。
b.項目經(jīng)驗:
a)具備數(shù)字集成電路相關項目獨立設計的經(jīng)驗,也可以是FPGA設計;
b)參與過已流片的項目,并在其中擔任設計工程師角色;
c)至少1年工作經(jīng)驗。
c.學歷:本科及以上
工作內(nèi)容:
a.芯片概要設計文檔編寫;
b.芯片安全性、可靠性、測試性分析工作;
c.需求到概要設計文檔的雙向追蹤;
d.概要設計文檔到RTL代碼的雙向追蹤;
e.代碼規(guī)則檢查及分析。

工作地點

秦都區(qū)萬達廣場(咸陽秦都店)1

職位發(fā)布者

謝女士/招聘主管

昨日活躍
立即溝通
公司Logo信必優(yōu)(深圳)信息技術有限公司廣州分公司
信必優(yōu)1994年成立,注冊資本1600萬美元,位于南山區(qū)。主營IT技術人員外包、智能終端測試等,在AI、物聯(lián)網(wǎng)等領域經(jīng)驗豐富。獲CMMI-Dev Level 3等多項認證,與全球500強及優(yōu)秀科技公司長期合作,是靠譜的IT技術服務伙伴。
公司主頁