国产中文无码av每日更新在线观看, 亚洲天堂中文字幕一区二区三区免费, 国产口爆吞精在线观视频-黄色国产, 92福利-国内精品久久久久久99,亚洲成AV人A片不卡无码,浪潮AV无码专区,老熟女败火白浆,中文字幕日产av,色情日本免费看大片

工作職責
· 參與芯片架構設計、模塊劃分和接口定義
· 使用 Verilog/SystemVerilog 進行 RTL 代碼編寫和仿真驗證
· 協(xié)助進行綜合、時序分析、形式驗證等前端設計流程
· 編寫設計文檔和技術報告
· 與團隊成員緊密合作，完成項目目標
任職要求
· 電子工程、微電子、計算機科學等相關專業(yè)本科或碩士在讀
· 熟悉數(shù)字電路設計基礎，了解計算機體系結(jié)構
· 熟悉 Verilog/SystemVerilog 硬件描述語言
· 熟悉 Linux 操作系統(tǒng)和常用 EDA 工具
· 良好的溝通能力和團隊合作精神
· 積極主動，學習能力強，對芯片設計充滿熱情
加分項
· 有 FPGA 開發(fā)經(jīng)驗
· 了解 UVM 驗證方法學
工作地點：上海