崗位職責
1、精通 Verilog 語言或VHDL,有Xilinx或Altera開發(fā)經驗。
2、負責FPGA邏輯代碼編寫、模塊設計及仿真
3、負責 FPGA調試,資源優(yōu)化與時序優(yōu)化
4、負責編寫開發(fā)過程中的各種技術文檔
5、具有FPGA開發(fā)經驗,有PCIe、DDR等高速接口設計經驗者優(yōu)先。
任職要求:
1、本科或以上學歷,計算機相關專業(yè)
2、具備良好的執(zhí)行能力和溝通、書面表達能力,有團隊精神和較強的責任心
福利待遇:
*雙休,法定節(jié)假日
*五險
*傳統(tǒng)節(jié)日福利
*帶薪年假
*餐補
*績效獎金
*加班補助
*年終獎勵
*年度調薪
所有人員一經錄用,待遇從優(yōu)