崗位職責(zé)

1. 負(fù)責(zé)MCU芯片后端全流程設(shè)計(jì)，涵蓋Floorplan、Placement、CTS、Routing、Timing/DRC/LVS Signoff等關(guān)鍵環(huán)節(jié)，保障芯片性能、良率與可靠性達(dá)標(biāo)。

2. 主導(dǎo)后端設(shè)計(jì)方案制定，獨(dú)立負(fù)責(zé)整個(gè)芯片的sign off工作，結(jié)合項(xiàng)目需求進(jìn)行功耗、時(shí)序、面積的多維度優(yōu)化，解決后端設(shè)計(jì)中的復(fù)雜技術(shù)問(wèn)題。

3. 參與芯片前端設(shè)計(jì)評(píng)審，從后端實(shí)現(xiàn)角度提出可制造性、可測(cè)試性改進(jìn)建議，協(xié)同前端工程師完成時(shí)序收斂。

4. 負(fù)責(zé)與晶圓廠、封裝廠對(duì)接，提供后端設(shè)計(jì)相關(guān)技術(shù)文檔，跟進(jìn)流片及量產(chǎn)過(guò)程中的后端問(wèn)題排查與解決。

5. 搭建和優(yōu)化后端設(shè)計(jì)流程與腳本，引入新工具、新方法提升團(tuán)隊(duì)研發(fā)效率。

任職要求

1. 電子信息、微電子、集成電路等相關(guān)專業(yè)本科及以上學(xué)歷，3年以上芯片后端設(shè)計(jì)經(jīng)驗(yàn)。

2. 具備MCU芯片后端全流程設(shè)計(jì)經(jīng)驗(yàn)，且有至少2次完整的Signoff成功流片經(jīng)歷，熟悉MCU架構(gòu)及后端設(shè)計(jì)要點(diǎn)。

3. 精通Synopsys/Cadence等主流EDA工具，熟練使用ICC/ICCII、Innovus、PrimeTime、StarRC等工具完成后端設(shè)計(jì)與驗(yàn)證。

4. 深入理解時(shí)序分析、功耗優(yōu)化、物理驗(yàn)證原理，能夠獨(dú)立解決Timing Violation、DRC/LVS報(bào)錯(cuò)等復(fù)雜問(wèn)題。

5. 掌握TCL/Perl腳本編寫(xiě)，具備自動(dòng)化流程搭建能力，能夠根據(jù)項(xiàng)目需求定制后端設(shè)計(jì)腳本。

6. 具備良好的跨部門(mén)協(xié)作能力、問(wèn)題分析與解決能力，抗壓性強(qiáng)，能夠高效推進(jìn)項(xiàng)目進(jìn)度。




關(guān)鍵詞：MCU 全流程 芯片后端設(shè)計(jì)； PR 功耗分析 STA時(shí)序優(yōu)化 ；獨(dú)立sign off能力